Ммм
Это не стек
Это основной язык на выбор
В чем логика? Эти языки используются и хорошо оплачиваются. При этом они редкие, т.к. все прут в Питон/С++/C/C#/JS/Java. Типо вакансии есть, а откликов на вакансии не так уж и много. Т.е. можно (в теории) занять нишу менее конкурентную
Для Verilog/VHDL ты должен понимать схемотехнику.
> понимать схемотехнику
Насколько проблематично ее изучить?
>и хорошо оплачиваются
Лол бля
Сами языки учить не имеет смысла, если ты не шаришь за электронику, схемотехнику и ВНЕЗАПНО топологию с физикой полупроводников. Дальше будет 2 типа вакансий:
20% - зп начинающего кодера, но требуют 5 лет опыта, знание специальных архитектур электроники, шарить в Сadence/Synopsys, в элементной базе итд.
80% - говно говна в оборонных НИИ, где будут гонять голосовать за Пыню, и еще будешь невыездной.
мимо выпускник МИЭТА
> Нужны ли для Verilog/VHDL какие-то особые знания?
А разве для этой хуйни не нужны пиздатые знания электроники, плюс иметь свои плиски, программаторы, логический анализатор и осциллограф?
>мимо выпускник МИЭТА
О, ну привет Зеленоградоблядь
Мимо другая зеленоградоблядь
Нужны матан и собственно теория программирования. В задачах, которые на них решаются, язык лишь вспомогательный инструмент к основному багажу знаний.
А перл вообще - развлечение для крестовиков, когда хочется поговнокодить, но взять питона не позволяет гордость.
Лет 5 с нуля.
>такой стек
Айти-дебилы, блядь.
>>262569622
Чтобы что, долбоёб, зачем ему схемотехника, там асбтаркции behaviour >> gate? Нахуя ему схемотехника?
>А перл вообще
Для олдфагов, ну ещё может заставят тесты для nginx писать кек
поч
верно
а ты подумай
У аппаратчиков зарплаты в два раза меньше, и очень мерзкая рабочая атмосфера, потому что ты будешь работать не с хипсерами-смузихлёбами, где зеро толеранс к любой токсичности, а с дедами-пернудами из НИИ, у которых нет понимания вообще ничего.
Даже если у тебя бекграунд аппаратчика, то хорошей идеей будет задрочить литкод и пойти работать программистом.
мимо-ресерч-саентист-с-вышкой-аппаратчика
У этой хуйни никакой системы, ни вертикально, ни горизонтально, ни по диагонали
Если бы был способным digital design'ером, то легко бы решил задачу.
Система есть, до нее допереть сложно, но можно. Вот еще задачка.
Там какие-то приколы со вторым слоем на текстолита или что блядь?
Да просто биты умножаешь, лол.
Типа не С не соединяется с соседями?
Очевидный xor f
Я байтоеб со стажем, но нихуя тут не вижу связи с битами. Какие-то блядь кружочки с палочками
>Я байтоеб со стажем
Ты просто айти-дебил.
Нет, именно байтоеб, но ваших картинок не понимаю.
Напиши мы без бранчей abs
>Напиши мы
Бiстрофiкс
"Аноны поясните за вкiт в PERL /Verilog/VHDL/Erlang" выбор языков логически не понятен. perl - это интерпретируемый язык. Остальные hardware description language, hdl. Не понимаю, почему ты написал это вместе.
"Нужны ли для Verilog/VHDL какие-то особые знания?" сложно сказать, что ты подразумеваешь под особыми знаниями. Нас обучали в ВУЗе vhdl. Писали код для ПЛИС и через jtag прошивали. Мы - инженеры-электронщики. Очевидно, что нужно знать электронику. Твоими любимыми книгами станут "Искусство схемотехники" и "Полупроводниковая схемотехника". В виду того, что мы прошивали через jtag, то неплохо знать протоколы. jtag используется для тестирования / отбраковки плат (позже СБИС) в процессе производства. Нужно понимать uart, i2c, 1wire и прочее - это точно не будет лишним.
Вообще, с помощью vhd разрабатывают SoC, так что сфера прибыльная. Не искал конторы в РФ, но склонен считать, что будут сложности. Придётся на Западе искать.
> vhd
Fix: hdl. "Перед сдачей в производство аппаратная часть тестируется на корректность с использованием языков Verilog и VHDL, а для более сложных схем — SystemVerilog, SystemC, e[en] и OpenVera. До 70 % общих усилий на разработку затрачивается именно на этом этапе".
Я как то видел вакансию программист плис за 20к, это не шутки нихуя.
Года 2-3 назад.
Притом что там серьезнее фронтенда и формошлепства.
Ты откуда вылез чудовище?
> Erlang
Годно. Хвалю. Все правильно делаешь.
Вкатывался в Perl лет 12 назад, ибо привлёк вид синтаксис языка.
В perl есть встроенные регулярки, благодаря этому и тому, что в книге в упражнениях практически всегда они были, то довольно хорошо их освоил.
А сам perl мне в итоге не пригодился, сейчас шлёпаю формы на js/ts.
>вакансию программист плис за 20к
Долларов?
>>262570378
О, я тоже закончил эту ламповую шарагу.
ОП, Verilog особо смысла нет, RTL это конечно интересно, нестандартно и довольно прибыльно, но по факту ты привязан к кремниевым пластинам и синтезу цифровых устройств.
В России не так много производств, поэтому выбор особо невелик.
Сам на верилоге писал простенькие флип-флопы, дешифраторы параллельные/последовательные, тестбенчи для всего этого и разглядывал временные диаграммы.
Интересно, но без полноценного образования 4-6 лет ловить там особо нехер.
>О, я тоже закончил эту ламповую шарагу.
>Сам на верилоге писал простенькие флип-флопы, дешифраторы параллельные/последовательные, тестбенчи для всего этого и разглядывал временные диаграммы.
Чёт рашко образование лол.
Я самоучка без вышки сделал сам пару проектов и загрузил на Гитхаб. Фидбэк от Тимлида позитивный получил.
Только вот теперь у меня сука синдром самозванца потихоньку развивается. Пол года назад хотел передалать один из моих проектов под MVVM паттерн и знатно обосрался с абстракций. Итог выгорел и прокрастинировал всё лето в Дотку, интересс пропал вообще к кодингу, смотрел на код и просто ташнило.
Сейчас вроде как собрал мозги по кусочкам и стало снова интерессно, даже решаю задачки на codewars.com.
Вопрос к знатокам как блядь мне эмоционально не сгореть если буду работать? Ведь по началу будет ой как трудно.
Верилог/ВХДЛ это же блэт микросхемы проектировать и всякие ПЛИСины. Perl это такое древнее, почти вымершее скриптоговно, щас надо жаваскрипт. За эрланг много не скажу, функциональный недоуспешный язык, который на рынке почти не нужен, но можешь по приколу выучить, это примерно как выучить лисп, интересно, необычно, но не особенно нужно.
Ну я и не RTL-щик, нам давали на уровне факультативного курса, кто-то даже потом на своих работах в околовоенных говноНИИ умудрялся применять верилог чтобы интерфейсы типа JTAG SPI потестить на плисине.
Ну и иногда плисину захуяривают на материнку как компонент, а ты просто меняешь под неё прошивку, отлаживаешь.
ОПу правильно написали, что есть большая вероятность пропердеть 6 лет в вузе, а потом ещё года 3 пердеть в оборонной хуйне с формой секретности, чтобы лишь спустя все эти испытания пойти в более-менее нормальную частную недушную кампанию.
И при всём при этом надо ещё образование получить, закончить ту же магистратуру Synopsys, сапры дрочёные знать, схемотехнику, лабы, хуябы, ну и кучу ненужного кала типа менеджмента и охуительных историй преподов предпенсионного возраста не забудь.
Кароч, верилог сам по себе интересен, ты описываешь при помощи абстракций то, как будут между собой соединены транзисторы на куске кремния, по сути создаёшь архитектуру, создаёшь свой маленький компуктер, но спрос на подобное имеет очень специфичный характер.
В любом случае, можешь скачать и попробовать хотя бы виртуально пощупать что это такое.
Это у всех. Это фича. Забей. Ты просто сталкиваешься с неизвестным.
Это норма.
>Ну я и не RTL-щик
Тогда, ок.
>ты описываешь при помощи абстракций то, как будут между собой соединены транзисторы на куске кремния
Вооще не совсем.
Сегодня первые пары по этому делу будут. Говорят, один из самых проблемных предметов.
8 семестр ебалавриата
>>262569394 (OP)
Схемотехника и устройство процов. Работать в РФ только на комерсов которые на FPGA что-то делают либо на запад, остальное это дрочение за 17к в НИИ.
>Erlang
Elixir сейчас юзают, потом эрланг. В РФ вакансий почти нет и все в ДС, но там требования - моё уважение.
>Почему именно такой стек?
Почитай что значит стек, даунёнок.